RAM
随机存取存储器（英语：Random Access Memory，缩写：RAM），又称主存，是计算机中与中央处理器（CPU）直接交换数据的内部存储器[1]。RAM 的主要特性是“随机存取”，即读写数据所需时间与物理位置无关；同时具备易失性（Volatility），即断电后所存数据立即丢失[2]。RAM 作为操作系统、应用程序及当前处理数据的临时存储介质，是计算机系统中速度最快的存储设备之一[1]。根据存储单元工作原理，RAM 主要分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）两大类[2]。
历史
RAM 的发展经历了从磁芯存储器到半导体存储器的演变过程。
早期计算机使用磁鼓、磁芯等作为主存储器。20 世纪 60 年代，半导体存储器开始兴起。1964 年，仙童半导体（Fairchild）研发了 64 位 MOS 静态 RAM，是最早的 SRAM 之一[2]。1969 年，英特尔（Intel）开发了第一个 256 位静态 RAM 芯片 1101，并于 1971 年正式推出[1]。
1966 年，IBM 的 Robert H. Dennard 发明了动态随机存取存储器（DRAM），并于 1968 年取得专利[3]。1970 年，英特尔推出首款商用 DRAM 芯片 Intel 1103，该芯片逐步取代磁芯存储器，成为计算机主存的主流技术[1][2]。
20 世纪 80 年代中期，快速页模式（FPM）DRAM 问世。90 年代，同步动态随机存取存储器（SDRAM）推出，其时钟与 CPU 总线同步[2]。2000 年，双倍数据速率 SDRAM（DDR SDRAM）问世，在时钟上升沿和下降沿均传输数据，传输速率较 SDRAM 提高一倍[4]。此后 DDR2、DDR3、DDR4 陆续推出，在速度、功耗和数据完整性方面持续改进。DDR5 是目前最新的商用标准，起始频率 4800 MT/s，最高已超过 8400 MT/s[5]。
分类
RAM 主要根据存储单元的工作原理分为两大类。
静态随机存取存储器（SRAM）
SRAM 利用双稳态触发器（通常由 6 个晶体管构成）存储每一位数据。只要供电，数据即保持不变，无需刷新操作[1]。SRAM 的优点是访问速度快、功耗较低；缺点是单位密度低、成本高[2]。由于其高速特性，SRAM 通常用作 CPU 的高速缓存（Cache）。
动态随机存取存储器（DRAM）
DRAM 利用电容上的电荷表示二进制数据（有电荷为 1，无电荷为 0）。因电容存在漏电，需周期性刷新以维持数据[1][2]。DRAM 的优点是结构简单——每单元仅需一个晶体管和一个电容器，因此密度高、成本较低；缺点是速度较慢、功耗相对较大[2]。DRAM 广泛应用于计算机的主内存。
同步动态随机存取存储器（SDRAM）
SDRAM 是 DRAM 的一种，其时钟信号与系统总线同步，使内存控制器能够精确掌握数据传输周期[2]。SDRAM 于 20 世纪 90 年代中期开始普及。
双倍数据速率 SDRAM（DDR SDRAM）
DDR SDRAM 在时钟的上升沿和下降沿各传输一次数据，使传输速率相比 SDRAM 提高一倍[4]。DDR 已发展出多代产品[5]：
- DDR：2000 年推出，速率较 SDRAM 提高一倍。
- DDR2：2003 年推出，引入 4bit 预取，工作电压从 2.5V 降至 1.8V。
- DDR3：进一步降低功耗并提高速率。
- DDR4：主流选择，频率范围 2133–4800 MHz。
- DDR5：最新标准，起始频率 4800 MHz，支持双通道 32 位子通道设计。
此外，DDR 技术还衍生出针对移动设备的 LPDDR（Low Power DDR）和针对图形处理器的 GDDR（Graphics DDR）等分支。
工作原理
RAM 由存储矩阵、地址译码器、读/写控制器、输入/输出电路及片选控制等组成[1]。
- 存储矩阵：核心部分，由大量存储单元排列成矩阵。
- 地址译码器：将地址信号译码为行选信号和列选信号，选中对应存储单元。
- 读/写控制器：控制对被选中单元进行读或写操作。
- 输入/输出电路：与 CPU 交换数据。
当 CPU 读取数据时，通过地址总线发送目标地址；地址译码器选中存储单元；读/写控制器发出读信号；数据经数据总线传送至 CPU。写入过程类似，但方向相反[1]。
对于 DRAM，由于电容漏电，必须定期刷新（Refresh）。刷新周期通常为 64 ms，即每 64 ms 内需对所有存储单元完成一次刷新[2]。
性能指标
- 容量：以 GB 为单位，容量越大，可同时运行的程序和处理的数据越多。
- 频率：内存模块每秒执行的时钟周期数（MHz），频率越高，理论传输速率越快。
- 带宽：单位时间内可传输的数据量（GB/s），理论带宽 = 频率 × 位宽 / 8。例如 DDR4-3200（64 位总线）的理论带宽为 25.6 GB/s。
- 时序（Timing）：描述响应指令所需延迟，以时钟周期数表示。常见参数有 CL（CAS Latency）、tRCD、tRP 和 tRAS 等，数值越低，延迟越小。
- 实际延迟：可通过公式计算：实际延迟（ns）= CL × 2000 / 频率（MHz）。
主要厂商
- 三星电子（Samsung）：全球最大的 DRAM 制造商之一，1996 年提出 DDR SDRAM 概念。
- SK 海力士（SK Hynix）：韩国半导体企业，DRAM 主要供应商之一。
- 美光科技（Micron Technology）：美国半导体公司，DRAM 和 NAND Flash 主要制造商。