RAM：修订间差异

随机存取存储器
中文名	随机存取存储器
外文名	Random Access Memory (RAM)
别名	主存、系统内存
核心特性	随机存取、易失性
主要分类	静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）
主要用途	操作系统、应用程序、运行中数据的临时存储
主流技术	DDR SDRAM（DDR、DDR2、DDR3、DDR4、DDR5）

以互动方式浏览历史

←上一编辑

可视化wikitext

2026年8月11日 (二) 10:15的最新版本

随机存取存储器（英语：Random Access Memory，缩写：RAM），又称主存，是计算机中与中央处理器（CPU）直接交换数据的内部存储器^[1]。RAM 的主要特性是“随机存取”，即读写数据所需时间与物理位置无关；同时具备易失性（Volatility），即断电后所存数据立即丢失^[2]。RAM 作为操作系统、应用程序及当前处理数据的临时存储介质，是计算机系统中速度最快的存储设备之一^[1]。根据存储单元工作原理，RAM 主要分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）两大类^[3]。

历史

RAM 的发展经历了从磁芯存储器到半导体存储器的演变过程。

早期计算机使用磁鼓、磁芯等作为主存储器。20 世纪 60 年代，半导体存储器开始兴起。1964 年，仙童半导体（Fairchild）研发了 64 位 MOS 静态 RAM，是最早的 SRAM 之一^[3]。1969 年，英特尔（Intel）开发了第一个 256 位静态 RAM 芯片 1101，并于 1971 年正式推出^[1]。

1966 年，IBM 的 Robert H. Dennard 发明了动态随机存取存储器（DRAM），并于 1968 年取得专利^[5]。1970 年，英特尔推出首款商用 DRAM 芯片 Intel 1103，该芯片逐步取代磁芯存储器，成为计算机主存的主流技术^[1]^[3]。

20 世纪 80 年代中期，快速页模式（FPM）DRAM 问世。90 年代，同步动态随机存取存储器（SDRAM）推出，其时钟与 CPU 总线同步^[3]。2000 年，双倍数据速率 SDRAM（DDR SDRAM）问世，在时钟上升沿和下降沿均传输数据，传输速率较 SDRAM 提高一倍^[6]。此后 DDR2、DDR3、DDR4 陆续推出，在速度、功耗和数据完整性方面持续改进。DDR5 是目前最新的商用标准，起始频率 4800 MT/s，最高已超过 8400 MT/s^[4]。

分类

RAM 主要根据存储单元的工作原理分为两大类。

静态随机存取存储器（SRAM）

SRAM 利用双稳态触发器（通常由 6 个晶体管构成）存储每一位数据。只要供电，数据即保持不变，无需刷新操作^[1]。SRAM 的优点是访问速度快、功耗较低；缺点是单位密度低、成本高^[3]。由于其高速特性，SRAM 通常用作 CPU 的高速缓存（Cache）。

动态随机存取存储器（DRAM）

DRAM 利用电容上的电荷表示二进制数据（有电荷为 1，无电荷为 0）。因电容存在漏电，需周期性刷新以维持数据^[1]^[3]。DRAM 的优点是结构简单——每单元仅需一个晶体管和一个电容器，因此密度高、成本较低；缺点是速度较慢、功耗相对较大^[3]。DRAM 广泛应用于计算机的主内存。

同步动态随机存取存储器（SDRAM）

SDRAM 是 DRAM 的一种，其时钟信号与系统总线同步，使内存控制器能够精确掌握数据传输周期^[3]。SDRAM 于 20 世纪 90 年代中期开始普及。

双倍数据速率 SDRAM（DDR SDRAM）

DDR SDRAM 在时钟的上升沿和下降沿各传输一次数据，使传输速率相比 SDRAM 提高一倍^[6]。DDR 已发展出多代产品^[4]：

DDR：2000 年推出，速率较 SDRAM 提高一倍。
DDR2：2003 年推出，引入 4bit 预取，工作电压从 2.5V 降至 1.8V。
DDR3：进一步降低功耗并提高速率。
DDR4：主流选择，频率范围 2133–4800 MHz。
DDR5：最新标准，起始频率 4800 MHz，支持双通道 32 位子通道设计。

此外，DDR 技术还衍生出针对移动设备的 LPDDR（Low Power DDR）和针对图形处理器的 GDDR（Graphics DDR）等分支。

工作原理

RAM 由存储矩阵、地址译码器、读/写控制器、输入/输出电路及片选控制等组成^[1]。

存储矩阵：核心部分，由大量存储单元排列成矩阵。
地址译码器：将地址信号译码为行选信号和列选信号，选中对应存储单元。
读/写控制器：控制对被选中单元进行读或写操作。
输入/输出电路：与 CPU 交换数据。

当 CPU 读取数据时，通过地址总线发送目标地址；地址译码器选中存储单元；读/写控制器发出读信号；数据经数据总线传送至 CPU。写入过程类似，但方向相反^[1]。

对于 DRAM，由于电容漏电，必须定期刷新（Refresh）。刷新周期通常为 64 ms，即每 64 ms 内需对所有存储单元完成一次刷新^[3]。

性能指标

评估 RAM 性能的主要指标包括^[1]^[3]：

容量：以 GB 为单位，容量越大，可同时运行的程序和处理的数据越多。
频率：内存模块每秒执行的时钟周期数（MHz），频率越高，理论传输速率越快。
带宽：单位时间内可传输的数据量（GB/s），理论带宽 = 频率 × 位宽 / 8。例如 DDR4-3200（64 位总线）的理论带宽为 25.6 GB/s。
时序（Timing）：描述响应指令所需延迟，以时钟周期数表示。常见参数有 CL（CAS Latency）、tRCD、tRP 和 tRAS 等，数值越低，延迟越小。
实际延迟：可通过公式计算：实际延迟（ns）= CL × 2000 / 频率（MHz）。

主要厂商

全球 DRAM 市场主要由以下厂商主导^[1]^[3]：

三星电子（Samsung）：全球最大的 DRAM 制造商之一，1996 年提出 DDR SDRAM 概念。
SK 海力士（SK Hynix）：韩国半导体企业，DRAM 主要供应商之一。
美光科技（Micron Technology）：美国半导体公司，DRAM 和 NAND Flash 主要制造商。

参考文献

↑ ^1.00 ^1.01 ^1.02 ^1.03 ^1.04 ^1.05 ^1.06 ^1.07 ^1.08 ^1.09 ^1.10 ^1.11 随机存取存储器（百度百科）
↑ Random-access memory (Wikipedia)
↑ ^3.00 ^3.01 ^3.02 ^3.03 ^3.04 ^3.05 ^3.06 ^3.07 ^3.08 ^3.09 ^3.10 ^3.11 引用错误：<ref>标签无效；未给name（名称）为wiki_ram的ref（参考）提供文本
↑ ^4.0 ^4.1 ^4.2 JEDEC DDR4 Standard (JEDEC)
↑ IBM DRAM Invention (IBM History)
↑ ^6.0 ^6.1 Crucial: History of DDR Memory

[baidu_ram-1] 1.00 ^1.01 ^1.02 ^1.03 ^1.04 ^1.05 ^1.06 ^1.07 ^1.08 ^1.09 ^1.10 ^1.11 随机存取存储器（百度百科）

[[[wiki]]_ram-2] Random-access memory (Wikipedia)

[wiki_ram-3] 3.00 ^3.01 ^3.02 ^3.03 ^3.04 ^3.05 ^3.06 ^3.07 ^3.08 ^3.09 ^3.10 ^3.11 引用错误：<ref>标签无效；未给name（名称）为wiki_ram的ref（参考）提供文本

[jedec-4] 4.0 ^4.1 ^4.2 JEDEC DDR4 Standard (JEDEC)

[ibm_dram-5] IBM DRAM Invention (IBM History)

[ddr_history-6] 6.0 ^6.1 Crucial: History of DDR Memory

[1]

[2]

[3]

[4]

[5]

[6]

@@ 第1行： / 第1行： @@
-'''发布日期：2026 年 7 月 23 日
+'''随机存取[[存储]]器'''（[[英语]]：Random Access Memory，缩写：RAM），又称'''主存'''，是[[计算机]]中与中央处理器（[[CPU]]）直接交换[[数据]]的内部存储器<ref name="baidu_ram">[https://baike.baidu.com/item/%E9%9A%8F%E6%9C%BA%E5%AD%98%E5%8F%96%E5%AD%98%E5%82%A8%E5%99%A8 随机存取存储器（百度百科）]</ref>。RAM 的主要特性是“随机存取”，即读写数据所需时间与物理位置无关；同时具备'''易失性'''（Volatility），即断电后所存数据立即丢失<ref name="[[wiki]]_ram">[https://en.wikipedia.org/wiki/Random-access_memory Random-access memory (Wikipedia)]</ref>。RAM 作为[[操作系统]]、应用程序及当前处理数据的临时存储介质，是计算机系统中速度最快的存储设备之一<ref name="baidu_ram" />。根据存储单元工作原理，RAM 主要分为'''静态随机存取存储器'''（SRAM）和'''动态随机存取存储器'''（DRAM）两大类<ref name="wiki_ram" />。
-'''生效日期：2026 年 6 月 15 日起（第一阶段）；2026 年 9 月 15 日起（第二阶段）'''
+{{Infobox
+| title = 随机存取存储器
-'''最后更新：2026 年 7 月 23 日'''
+| label1 = 中文名
+| data1 = 随机存取存储器
-== 一、公告背景与法律依据 ==
+| label2 = 外文名
+| data2 = Random Access Memory (RAM)
-[[轻之舟百科]]（CaelLab Wiki）是由[[虚舟实验室]]（CaelLab）运营、社区成员共同建设的开放式网络百科全书。本站所有内容均由人类编辑者创作、审校和维护，凝聚了社区成员的知识积累与劳动成果。
+| label3 = 别名
+| data3 = 主存、系统内存
-根据本站[[轻之舟百科:著作权]]页面之规定：
+| label4 = 核心特性
+| data4 = 随机存取、易失性<ref name="baidu_ram" />
-> 在轻之舟百科，你所撰写的原创内容，著作权归你所有。你在轻之舟百科发布的文本内容，默认采用 '''[[CaelLab BY-SA Content License]]'''（以下简称"本许可协议"）进行授权分发。该许可协议全文见 https://www.caellab.com/license/bysa-content 。
+| label5 = 主要分类
+| data5 = 静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）<ref name="wiki_ram" />
-本许可协议第三条明确规定：
+| label6 = 主要用途
+| data6 = 操作系统、应用程序、运行中数据的临时存储<ref name="baidu_ram" />
-> '''No Additional Restrictions:''' You may not apply legal terms or technological measures that legally restrict others from doing anything the license permits.
+| label7 = 主流技术
-> （你不得施加法律条款或技术措施，以法律上限制他人行使本许可协议所授予的权利。）
+| data7 = DDR SDRAM（DDR、DDR2、DDR3、DDR4、DDR5）<ref name="jedec">[https://www.jedec.org/standards-documents/docs/jesd209-4b JEDEC DDR4 Standard (JEDEC)]</ref>
+}}
-'''本公告正是对上述条款的反向适用与保护性声明'''：[[AI]] 训练数据抓取行为未经内容创作者知情同意，实质上构成了对原创内容的系统性掠夺，严重损害了创作者依据本许可协议所享有的署名权、改编控制权及共享精神。此类行为不仅违反本许可协议的初衷，更破坏了开放知识生态的健康发展。
+== 历史 ==
-自 2023 年以来，大量自动化爬虫程序以"AI 训练数据收集"为目的，大规模、高频次地抓取互联网公开内容，用于训练[[大语言模型]]（LLM）及其他人工智能系统。轻之舟百科作为坚持人类创作价值的知识平台，决定采取明确措施，禁止一切用于 AI 训练的爬虫访问本站。
+RAM 的发展经历了从磁芯存储器到半导体存储器的演变过程。
-== 二、禁止范围 ==
+早期计算机使用磁鼓、磁芯等作为主存储器。20 世纪 60 年代，半导体存储器开始兴起。1964 年，仙童半导体（Fairchild）研发了 64 位 MOS 静态 RAM，是最早的 SRAM 之一<ref name="wiki_ram" />。1969 年，英特尔（Intel）开发了第一个 256 位静态 RAM 芯片 [[110]]1，并于 1971 年正式推出<ref name="baidu_ram" />。
-=== 第一阶段：2026 年 6 月 15 日起生效 ===
+年，IBM 的 Robert H. Dennard 发明了动态随机存取存储器（DRAM），并于 1968 年取得专利<ref name="ibm_dram">[https://www.ibm.com/history/dynamic-random-access-memory IBM DRAM Invention (IBM History)]</ref>。1970 年，英特尔推出首款商用 DRAM 芯片 Intel 1103，该芯片逐步取代磁芯存储器，成为计算机主存的主流技术<ref name="baidu_ram" /><ref name="wiki_ram" />。
-以下爬虫/蜘蛛程序被明确禁止访问轻之舟百科：
+世纪 80 年代中期，快速页模式（FPM）DRAM 问世。90 年代，同步动态随机存取存储器（SDRAM）推出，其时钟与 CPU 总线同步<ref name="wiki_ram" />。2000 年，双倍数据速率 SDRAM（DDR SDRAM）问世，在时钟上升沿和下降沿均传输数据，传输速率较 SDRAM 提高一倍<ref name="ddr_history">[https://www.crucial.com/articles/about-memory/history-of-ddr-memory Crucial: History of DDR Memory]</ref>。此后 DDR2、DDR3、DDR4 陆续推出，在速度、功耗和数据完整性方面持续改进。DDR5 是目前最新的商用标准，起始频率 4800 MT/s，最高已超过 8400 MT/s<ref name="jedec" />。
-* 专门用于收集 AI 训练数据的爬虫程序
+== 分类 ==
-* 以"数据集构建""语料收集""模型训练"等为目的的自动化抓取工具
-* 任何在 [[User-Agent]]、服务条款或公开说明中披露其 AI 训练用途的爬虫
-* 已知由 AI 公司运营或为其提供数据服务的爬虫（包括但不限于 OpenAI-GPTBot、Anthropic-ClaudeBot、Google-Extended、Bytespider、CCBot 等）
-=== 第二阶段：2026 年 9 月 15 日起生效 ===
+RAM 主要根据存储单元的工作原理分为两大类。
-以下爬虫/蜘蛛程序将被纳入禁止范畴：
+=== 静态随机存取存储器（SRAM） ===
-* '''混合用途爬虫'''：即同时声称用于"搜索索引"和"AI 训练"双重目的的爬虫程序
+SRAM 利用双稳态触发器（通常由 6 个晶体管构成）存储每一位数据。只要供电，数据即保持不变，无需刷新操作<ref name="baidu_ram" />。SRAM 的优点是访问速度快、功耗较低；缺点是单位密度低、成本高<ref name="wiki_ram" />。由于其高速特性，SRAM 通常用作 CPU 的高速[[缓存]]（Cache）。
-* 以搜索索引为名义、但实际或兼用于 AI 模型训练的爬虫
-* 未明确区分搜索索引数据与 AI 训练数据用途的爬虫
-* 搜索引擎爬虫中附带"AI 概览""AI 摘要""智能回答"等功能的抓取组件
-'''重要说明'''：混合用途爬虫即使保留了传统搜索索引功能，只要其抓取数据被用于或可能被用于 AI 训练，即属于本公告禁止范围。本站不再接受"部分用途合法"的辩解。任何将本站内容用于生成 AI 回答、AI 摘要或 AI 概览的抓取行为，均构成对本公告及本站使用条款的违反。
+=== 动态随机存取存储器（DRAM） ===
-== 三、允许访问的爬虫 ==
+DRAM 利用电容上的电荷表示[[二进制]]数据（有电荷为 1，无电荷为 0）。因电容存在漏电，需周期性刷新以维持数据<ref name="baidu_ram" /><ref name="wiki_ram" />。DRAM 的优点是结构简单——每单元仅需一个晶体管和一个电容器，因此密度高、成本较低；缺点是速度较慢、功耗相对较大<ref name="wiki_ram" />。DRAM 广泛应用于计算机的主内存。
-以下类型的爬虫在遵守 [[轻之舟百科:方针|本站 robots.txt 及访问政策]] 的前提下，可以继续访问：
+=== 同步动态随机存取存储器（SDRAM） ===
-* '''传统搜索引擎爬虫'''：仅用于网页索引和搜索结果展示，明确不参与 AI 模型训练的爬虫（如 Googlebot、Bingbot 等，前提是其运营商公开承诺不将本站数据用于 AI 训练）
+SDRAM 是 DRAM 的一种，其时钟信号与系统总线同步，使内存控制器能够精确掌握数据传输周期<ref name="wiki_ram" />。SDRAM 于 20 世纪 90 年代中期开始普及。
-* '''学术研究机构爬虫'''：用于非商业性学术研究，且明确不用于构建商业 AI 模型的爬虫（需事先向本站申请并获得书面许可）
-* '''档案馆/图书馆爬虫'''：用于数字保存和公共利益存档的爬虫（如 Internet Archive 的 Wayback Machine，需遵守合理抓取频率）
-* '''本站授权合作伙伴'''：经虚舟实验室书面授权的数据使用方
-== 四、技术措施 ==
+=== 双倍数据速率 SDRAM（DDR SDRAM） ===
-本站已实施并将持续升级以下反爬虫措施：
+DDR SDRAM 在时钟的上升沿和下降沿各传输一次数据，使传输速率相比 SDRAM 提高一倍<ref name="ddr_history" />。DDR 已发展出多代产品<ref name="jedec" />：
-# '''robots.txt 声明'''：在 robots.txt 中明确禁止已知 AI 训练爬虫的访问，该文件依据 RFC 9309 标准制定，构成本站对自动化访问者的正式告知
+* '''DDR'''：2000 年推出，速率较 SDRAM 提高一倍。
-# '''User-Agent 过滤'''：基于 User-Agent 字符串识别并拦截已知 AI 训练爬虫
+* '''DDR2'''：2003 年推出，引入 4bit 预取，工作电压从 2.5V 降至 1.8V。
-# '''行为分析拦截'''：通过流量模式分析识别异常抓取行为（如超高速、大规模、无规律页面遍历）
+* '''DDR3'''：进一步降低功耗并提高速率。
-# '''IP 段封禁'''：对确认属于 AI 训练爬虫的 IP 地址及 IP 段实施封禁
+* '''DDR4'''：主流选择，频率范围 2133–4800 MHz。
-# '''验证码挑战'''：对疑似自动化抓取工具触发人机验证
+* '''DDR5'''：最新标准，起始频率 4800 MHz，支持双通道 32 位子通道设计。
-# '''法律追责'''：对严重违规者保留追究法律责任的权利，包括但不限于依据《反不正当竞争法》及《计算机信息系统安全保护条例》提起诉讼
-== 五、合规指引 ==
+此外，DDR 技术还衍生出针对移动设备的 LPDDR（Low Power DDR）和针对图形处理器的 GDDR（Graphics DDR）等分支。
-=== 如果你是爬虫运营方 ===
+== 工作原理 ==
-# 请仔细阅读本站的 [[轻之舟百科:方针|方针]] 、 [[robots.txt]] 文件 和本页面公告
+RAM 由存储矩阵、地址译码器、读/写控制器、输入/输出电路及片选控制等组成<ref name="baidu_ram" />。
-# 如你的爬虫涉及 AI 训练用途，请立即停止对轻之舟百科的访问
-# 如你认为你的爬虫被误拦截，请通过下方联系方式提交申诉，说明你的爬虫用途、数据处理方式及与 AI 训练的关系
-=== 如果你是普通用户 ===
+* '''存储矩阵'''：核心部分，由大量存储单元排列成矩阵。
+* '''地址译码器'''：将地址信号译码为行选信号和列选信号，选中对应存储单元。
+* '''读/写控制器'''：控制对被选中单元进行读或写操作。
+* '''输入/输出电路'''：与 CPU 交换数据。
-# 你无需采取任何行动，正常浏览不受影响
+当 CPU 读取数据时，通过地址总线发送目标地址；地址译码器选中存储单元；读/写控制器发出读信号；数据经数据总线传送至 CPU。写入过程类似，但方向相反<ref name="baidu_ram" />。
-# 如发现疑似 AI 训练爬虫在本站活动，欢迎向管理员举报
-# 支持人类创作，拒绝 AI 洗稿
-== 六、常见问题 ==
+对于 DRAM，由于电容漏电，必须定期刷新（Refresh）。刷新周期通常为 64 ms，即每 64 ms 内需对所有存储单元完成一次刷新<ref name="wiki_ram" />。
-'''Q1：为什么禁止混合用途爬虫？'''
+== 性能指标 ==
-A：混合用途爬虫声称同时用于搜索索引和 [[AI]] 训练，但实际上无法保证数据不被用于 [[AI]] 训练。一旦数据被抓取，内容创作者无法追踪其后续用途。为避免任何不确定性，本站对混合用途爬虫采取零容忍政策。此立场亦符合 [[CaelLab BY-SA Content License]] 中禁止施加额外限制的精神——AI 训练抓取实质上是对创作者权利的技术性剥夺。
+评估 RAM 性能的主要指标包括<ref name="baidu_ram" /><ref name="wiki_ram" />：
-'''Q2：这会影响搜索引擎收录吗？'''
+* '''容量'''：以 GB 为单位，容量越大，可同时运行的程序和处理的数据越多。
+* '''频率'''：内存模块每秒执行的时钟周期数（MHz），频率越高，理论传输速率越快。
+* '''带宽'''：单位时间内可传输的数据量（GB/s），理论带宽 = 频率 × 位宽 / 8。例如 DDR4-3200（64 位总线）的理论带宽为 25.6 GB/s。
+* '''时序（Timing）'''：描述响应指令所需延迟，以时钟周期数表示。常见参数有 CL（CAS Latency）、tRCD、tRP 和 tRAS 等，数值越低，延迟越小。
+* '''实际延迟'''：可通过公式计算：实际延迟（ns）= CL × 2000 / 频率（MHz）。
-A：不会。传统搜索引擎爬虫（不用于 AI 训练）仍可正常访问和索引本站内容。本站欢迎真正服务于信息检索的搜索引擎。我们区分"搜索索引"与"AI 训练"两种用途，前者促进知识流通，后者在未经许可的情况下构成对创作者权益的侵害。
+== 主要厂商 ==
-'''Q3：AI 搜索引擎（如 Perplexity、AI 搜索概览）是否被禁止？'''
+[[全球]] DRAM 市场主要由以下厂商主导<ref name="baidu_ram" /><ref name="wiki_ram" />：
-A：是的。任何将本站内容用于生成 AI 回答、AI 摘要或 AI 概览的抓取行为，均属于本公告禁止范围。此类使用方式未能保障原作者的署名权，亦未以相同方式共享衍生内容，违反 [[CaelLab BY-SA Content License]] 的核心条款。
+* '''三星电子（Samsung）'''：全球最大的 DRAM 制造商之一，1996 年提出 DDR SDRAM 概念。
+* '''SK 海力士（SK Hynix）'''：韩国半导体企业，DRAM 主要供应商之一。
+* '''美光科技（Micron Technology）'''：美国半导体公司，DRAM 和 NAND Flash 主要制造商。
-'''Q4：学术引用和合理使用是否受影响？'''
+== 参考文献 ==
+<references />
-A：不受影响。人类读者正常访问、学术引用、合理使用均不受本政策限制。本政策仅针对自动化爬虫程序。学术研究如需批量抓取，请按本公告第三节申请书面许可。
-'''Q5：本政策是否具有法律效力？'''
-A：本政策作为本站使用条款的组成部分，具有合同约束力。同时，依据 CaelLab BY-SA Content License，任何使用本站内容的行为均须遵守该许可协议。违规访问可能构成未经授权的计算机访问及不正当竞争，本站保留采取法律行动的权利。
-'''Q6：如果 AI 公司已经抓取了我的内容用于训练，能否要求删除？'''
-A：可以。根据 CaelLab BY-SA Content License，任何改编或衍生作品必须以相同许可协议分发。AI 模型训练若使用了本站内容，其输出应被视为衍生作品，须遵守署名和相同方式共享义务。如发现违规使用，请联系 rights@caellab.com，我们将协助你主张权利。
-== 七、联系方式 ==
-如对本公告有任何疑问，或需要申请爬虫白名单，请通过以下方式联系：
-* '''Wiki'''：wiki@caellab.com
-* '''权利'''：rights@caellab.com
----
-'''<small>本公告依据 [[轻之舟百科:著作权]] 及 [https://www.caellab.com/license/bysa-content CaelLab BY-SA Content License] 制定。</small>'''